什么是PCB大板设计中的串扰？串扰有哪些特点？

时间：2023-08-05来源：佚名

串扰通常被指定为出现在受害线路上的信号相对于攻击线路的百分比。它也可以用低于驱动线电平的dB来表示。NEXT随传输的频率而变化，因为频率越高，干扰越大。

你知道PCB设计中串扰的基本信息吗?如果您正在寻找有关PCB设计中的串扰的更多信息，请查看并阅读以下内容以获得更多专业知识。

串扰产生的原因是什么?

•容感性耦合:容性耦合是由于寄生电容造成的，而电感耦合是由于互感造成的。

•传播速度的差异:可以通过轨迹长度匹配和传播延迟匹配来避免。

•PCB过孔:带有插脚的PCB过孔会产生反射，从而产生串扰。避免这种情况的一种方法是回钻孔。

•数据速率增加:随着数据速率的增加，上升时间也会增加。根据法拉第定律，随着上升时间的增加，串扰也会增加。减少这类信号间串扰的一种方法是增加走线之间的间距。

•电路板尺寸:随着PCB板尺寸的增加，走线长度也会增加，这些走线就像天线一样。因此，保持跟踪长度尽可能小是很重要的。

PCB串扰有哪些问题?

电路板上太多的活动会使信号的传输变得困难。想象电路板上的两条线并排运行。如果一条线路的信号比另一条线路的信号“更响”，幅度更大，它可能会超过另一条线路的功率。就像在嘈杂的房间里说话时很难保持自己的思路一样，PCB上的“受害者”轨迹也会受到更大信号的影响。问题是受害者信号会开始表现得像攻击者信号，而不是按照它应该的方式表现。

串扰被定义为印刷电路板上走线之间的无意电磁耦合。一条走线中的一个信号被另一个信号压倒就是这种耦合的结果，即使两条走线彼此之间没有物理接触。这种情况可能发生在具有可接受的制造走线间距的PCB上，但其间距对于串扰是不可接受的。

除了在同一层上并排的两条走线之间存在串扰的可能性之外，在两层之间垂直平行运行的走线存在更大的风险。这种效应被称为宽边耦合，它的发生是因为两个信号层只被非常薄的核心材料隔开。这个距离通常小于同一层上两条走线之间的间距。

如何使PCB串扰最小化?

•使用隔离的传输线:串扰是由攻击者走线诱导到受害者走线上的，所以很明显，更高的攻击者电压会诱发更多的串扰。因此，最好根据其信号幅度对网组进行隔离。这种策略可以防止大电压网(3.3V)影响小电压网(1.5V)。

安装回钻过孔:过孔存根降低信号完整性，从而增加串扰。这可以通过反钻来减少。

•减少平行走线:较长的走线(超过500mil)增加互感，因此串扰。

•走线之间保持足够的间距:走线之间保持足够的间距(采用3W规则)。如果没有保持足够的分离，则会增加互电容(Cm)。3W规则减少了70%的串扰。为了实现98%的串扰减少，选择10W。