利用极高Δ二氧化硅的PLC连接器来开发低插入损耗高能效32×32硅光子开关
|
摘要 我们在300毫米绝缘体上硅晶圆的表面制造了一个32×32硅光子开关，它是通过使用配备浸没式ArF扫描仪的互补金属氧化物半导体先导线做成，并证明平均光纤到光纤的插入损耗为10.8 dB，标准偏差为0.54 dB，而片上功耗为1.9W。插入损耗和功耗分别约为1/60，并且比我们先前结果低1/4。 这些重大改进是通过芯片上波导和交叉点的设计和制造优化实现的，主要是通过采用基于超高Δ二氧化硅平面光波电路(PLC)技术的新型光纤连接器。最小串扰在1547 nm波长处为-26.6 dB，-20 dB串扰带宽为3.5 nm。此外，我们通过使用输出端口交换的元素交换机演示了低串扰带宽扩展。我们实现了14.2 nm的−20 dB串扰带宽，它是传统的基于32×32的元件开关的四倍宽。 关键词 光纤耦合，光开关，光子集成电路，硅光子，严格无阻塞的开关 一、简介 处于有效处理大量数据流的需要，市场对电信和数据通信网络系统中使用的多端口光交换器的需求非常旺盛。这种光开关的要求包括数百个交换端口、严格无阻塞的开关、快速的开关速度、紧凑的尺寸和低成本。在满足这些要求上面，硅光子学是一个有前途的平台。硅光子平台是基于互补金属氧化物半导体(CMOS)工艺，该工艺可以实现密集集成且非常均匀的光学设备，并且可以大批量生产，从而降低了成本。多个小组已经证明了基于各种拓扑的硅光子开关，包括与路径无关的插入损耗(PILOSS)，开关与选择相控阵，以及MEMS驱动的交叉点。从插入损耗、功耗和可用的电气封装技术的角度来看，在这些拓扑中，PILOSS拓扑仍然是大型端口数交换机的最佳选择之一。 之前，我们使用CMOS控制线制造了32×32 PILOSS开关，并分别基于陆地栅格阵列(LGA)插入器和脉冲宽度调制方案开发了其包装和控制技术。我们展示了通过所有(322 = 1024)条路径传输的32×32交换机的完整操作，以及大型端口数硅光子开关的可行性。但是，平均光纤到光纤的插入损耗为28.4 dB，包括14.5 dB的片上损耗和13.9 dB的耦合损耗。损耗仍然存在问题。最近我们发现，通过优化器件设计和制造工艺，可以显著降低芯片上的损耗和功耗，并展示了超低损耗的8×8开关。至于耦合损耗，我们开发了一种基于超高Δ(5.5%)二氧化硅平面光波电路(PLC)技术的光纤连接器，其模场直径与硅边缘耦合器的模场直径匹配，并且熔融拼接了高Δ光纤到标准的单模光纤。使用这种连接器，我们已经证明了32端口连接的均匀耦合损耗为1.4至1.6 dB /facet。通过采用这两种技术，有望提高32×32开关的性能。 在本文中，我们报告了一种高性能32×32 PILOSS开关，该开关的最小插入损耗为8.9 dB，片上功耗为1.9W。这些值大约是先前结果的1/60和1/4。此外，我们展示了另一个32×32开关的新结果，该开关利用输出端口交换的Mach-Zehnder(MZ)元素开关。该32×32开关的工作带宽是传统基于MZ开关的32×32开关的四倍。
图1.制成的32×32开关芯片的显微图像。 由于机器问题，我们使用金代替标准材料(Al-Cu)作为电极材料。因此，未在CMOS控制线中形成电极。 但是，它对开关性能没有影响。 二、32×32开关的制作 硅光子电路和热光移相器是在300毫米绝缘体上硅(SOI)晶圆上制造(顶部硅厚度为225 nm，掩埋氧化物厚度为3 µm)，使用了配有浸入式ArF扫描仪的CMOS控制线。 图1为所制造的10 mm×26 mm开关芯片。反锥形边缘耦合器(边缘宽度从430 nm减少到175 nm)在每一侧以50 µm的间距对齐，并通过路由波导连接到开关矩阵。开关矩阵排列在PILOSS拓扑中，该拓扑由2×2个元素开关的N×N阵列组成，中间有交叉点。对于N = 32，有1024个元素开关和961个交集。元件开关是MZ开关，每个臂上都有一个热光移相器(宽5 µm，长70 µm)，并采用方向耦合器作为3 dB耦合器。交叉口是绝热交叉口。 所有硅光子组件均设计为类似横向电(TE)的模式。在晶片制造和切割后，通过剥离法使用光刻和电子束蒸发法将300纳米厚的金电极图案化。电极垫的最小间距为180μm。 如图2所示，开关芯片将带有2112引脚0.5毫米间距LGA和超高ΔPLC光纤连接器，用使用陶瓷中介层封装制作。
图2.电气和光学封装的示意图。(a)顶视图。(b)截面图。 首先，使用金凸块和非导电胶将陶瓷中介层倒装芯片连接至Si开关芯片。然后，将连接到48个单模光纤的PLC连接器对接至Si波导，再用折射率匹配的紫外光固化胶粘合到硅芯片上，如图3所示。
图3.光学耦合部分的显微镜图像。 在PLC连接器中，单模光纤通过热膨胀纤芯技术连接到高Δ光纤。然后将高Δ纤维粘合到极高ΔPLC芯片上。由于PLC芯片的紧凑尺寸，PLC连接器的处理方式类似于传统的光纤阵列。因PLC波导的模场直径约为3 µm，为此设计了Si边缘耦合器。通过这种光耦合方法，可以在PLC芯片上集成高性能组件，并减少耦合损耗。作为一个简单的例子，在该PLC芯片上实现了从127 µm到50 µm的波导节距开关。光电封装的32×32开关安装在带有控制电子设备的印刷电路板(PCB)上。 图4显示了插入PCB上LGA插座的开关。我们确认所有元素开关都可操作。加热器电阻的平均值和标准偏差分别为395Ω和11.2Ω。作为控制电子设备，在220 mm×235 mm PCB上组装了五个现场可编程门阵列(FPGA)和缓冲IC。FPGA产生一个矩形脉冲序列(5 V振幅，重复频率为1 MHz)，其占空比可调节以调节施加到加热器的功率。加热器的响应速度约为30 kHz，这比脉冲重复频率足够慢。所有MZ开关的两个臂之间由微小的制造误差引起的相位误差都通过单独的微调电流来补偿。最佳调整电流由校准算法自动确定。
图4显示了插入PCB上LGA插座的开关。 三、实验结果与讨论 A.光纤到光纤的插入损耗 通过使用可调激光二极管(TLD)和四个八通道光功率计，评估了所有路径的光纤到光纤的插入损耗和到非目标端口的泄漏。使用偏振控制器将来自TLD的CW光调整为类似TE的偏振，然后通过PLC光纤连接器将其发射到交换芯片。PLC连接器的输入光功率为0 dBm，并将其波长调整为1547 nm，在该处串扰变为最低，如下一节所述。开关的输出光通过另一个PLC光纤连接器传输，然后进入光功率计。 图5显示了所有(322 = 1024)条路径和泄漏(322×31 = 31744)的测量的光纤到光纤插入损耗。应当指出，由于PILOSS拓扑结构，插入损耗的变化非常小。残余插入损耗的变化归因于两个原因。一种是边缘耦合器和开关矩阵之间的路由波导之间的传输长度差异。最大路径和最小路径之间的传输损耗差异估计为0.4 dB。另一个是输入侧的耦合损耗变化，因为在图5中观察到插入损耗取决于输入端口，而不是输出端口。我们怀疑高Δ光纤与PLC波导之间的位置不齐，或者高Δ光纤、PLC或Si芯片的端面不干净。泄漏小于-30 dB，可以通过优化校准算法来改善，因为手动校准可以减少泄漏。
图5.所有目标端口(32×32 = 1,024个路径)的光纤到光纤的插入损耗，以及在波长为1547 nm时的非目标输出端口泄漏。有32×32 32×32×31 = 32,768个数据点。 图6显示了光纤到光纤插入损耗的分布。最小、最大和平均损耗分别为8.9 dB、12.8 dB和10.8 dB，标准偏差为0.54 dB。与以前的平均损耗28.4 dB相比，插入损耗提高了17.6 dB(〜1/60)。最小插入损耗的细分汇总在表I中。片上损耗(即没有光纤与芯片耦合损耗的插入损耗)为6.1 dB。每硅波导长度的传输损耗和开关芯片上的传输长度分别为1.2 dB / cm和大于2.6 cm。因此，估计芯片上的传输损耗至少为3.1 dB。通过采用最新的制造工艺，其中传输损耗小于0.5 dB / cm，可以将片上损耗降低约1.8 dB。至于光纤到芯片的耦合损耗，我们假设当前PLC连接器的最小耦合损耗为1.4 dB / facet。但是，有可能将其进一步改进为小于1 dB / facet，或达到〜0.8 dB，如数值所示。通过这些改进，我们可以实现6.3 dB的光纤插入损耗。
图6.波长为1547 nm时所有路径的光纤到光纤插入损耗的分布。 表I.最小的光纤到光纤插入损耗的分解。
B.最坏情况之一的串扰 因为32×32开关有32个!≈2.63×1035的开关状态，所有开关状态的串扰评估将花费很长时间。因此，我们评估了图7(a)所示的最坏的串扰开关状态之一。在交换机状态下，从输入端口3到输出端口2'的路径是最差的串扰路径，其中与MZ交换机和交叉口中的其他路径分别发生29和30倍的交叉。串扰定义为路径3→2'的输出功率除以从其他路径到输出端口2'的泄漏功率之和。 实验设置与插入损耗测量的设置相同，TLD波长从1543 nm更改为1551 nm。图7(b)显示了测得的串扰的波长依赖性。在1547 nm的波长下，最小串扰为-26.6 dB。对于-20 dB的串扰，其带宽为3.5 nm。这些值与之前的工作几乎相同，表明对于类似TE模式的设备，我们的制造工艺的制造精度已经足够，与针对横向磁场( TM)类模式。-20 dB串扰带宽的扩展将在D部分中讨论。
图7.(a)最严重的串扰路径之一(输入3→输出2')。(b)测得串扰的波长依赖性。 C.片上功耗 开关芯片上消耗的电功率用于微调MZ开关两个臂之间的初始相位误差，还用于将开关状态从交叉状态更改为拉状态。尤其是，微调功率对于大端口数PILOSS开关非常重要，因为N×(N − 1)个开关是消耗微调功率的交叉状态，而只有N个开关是消耗N×N个开关工作时的开关功率的条形状态。例如，在32×32开关中，32×31 = 992开关为交叉状态，而32开关为拉杆状态。因此，微调功率占芯片上总功耗的很大一部分。 图8(a)示出了微调功率的分布。总修整功率(即每个元件开关的所有修整功率之和)为1.3 W，它的标准偏差为1.52 mW，平均微调功率(即绝对微调功率的平均值)为1.3 mW。这些值小于先前结果的四分之一，并且由于工作极化从TM模式变为TE模式而提高了热效率，从而实现了这一目标，并且由于臂长从100 µm缩短至70 µm，从而减少了相位误差。 图8(b)示出了从交叉状态到条状状态的开关功率的分布。平均开关功率为18.1 mW，标准偏差为0.78 mW。这些值是先前工作的三分之一。根据以上结果，我们估算了992个开关处于交叉状态、32个开关处于拉杆状态时的全操作总功耗为1.9 W(微调为1.3 W，开关为0.6(= 0.018×32)W)。另一方面，先前的工作是8.7 W(修整为6.9 W，切换为1.8 W)。这种降低主要是通过提高波导模式下热光效应的效率来实现的。我们将工作极化从类似TM的模式更改为类似TE的模式，由于在类似TE的模式下对硅波导芯的光学限制更加严格，因此效率大约提高了两倍。
图8.开关芯片上的电源分配。(a)调整元件MachZehnder开关的两个臂之间的初始相位误差的功率。横轴上的正(负)值表示马赫曾德尔开关的上(下)侧加热器的加热功率。(b)将功率从交叉状态切换到条状状态。 D.基于输出端口交换元件开关的32×32开关 为了扩大低串扰带宽，我们制造了另一只32×32开关，其开关元件为MZ开关。图9示出了改进的MZ开关的结构，其中添加了另一个绝热交点以交换MZ开关的两个输出端口。此输出端口交换可改善低串扰带宽。基于耦合模式理论，如果两个定向耦合器的分束比不相同，尽管它们不等于3-dB，那么处于交叉状态的交叉端口的光泄漏完全消失(当输入端口为1(2)时，交叉端口为图9(a)中的2'(1'))。这意味着定向耦合器的波长依赖性不会影响到交叉端口的光泄漏。因此，条形状态下泄漏到交叉端口的波长依赖性，仅取决于移相器的波长依赖性，其相对于波长的斜率比定向耦合器的斜率更缓和，从而导致更宽的低串扰带宽。另一方面，如果分光比恰好是3 dB或互补(例如60:40(前)，40：60(后))，那么交叉状态下杆端口的泄漏在交叉状态下完全消失(当输入端口为1(2)时，杆端口为1'(2'))。这意味着到条形端口的泄漏仅在设计波长附近才最小，从而导致较窄的低串扰带宽。此输出端口交换对PILOSS和交叉点拓扑有效。
图9.(a)传统的Mach-Zehnder元件开关。(b)更换了输出端口的Mach-Zehnder元件开关。 ΔL：臂长差。 λ：波长。 交换了输出端口的MZ开关具有半波长的不对称臂(即MZ开关本身处于无热光相移的条状状态)。通过将交叉点添加到每个元素开关，路径上的交叉点数将增加32。因此，估计片上损耗会增加0.77 dB(0.024 dB /交叉点×32)。开关芯片的制造和电气封装与第二部分所述的相同。对于光学封装，我们使用了127 µm间距的高Δ光纤阵列，而不是超高ΔPLC连接器。完全操作时的电力消耗与常规开关的电力消耗几乎相同。 图10比较了基于输出端口交换MZ开关的32×32开关的串扰频谱与基于常规MZ开关的串扰频谱。-20 dB串扰的带宽扩大了四倍(从3.5 nm扩大到14.2 nm)。两个开关在1547 nm波长处的最小串扰为-26.6 dB。我们假设两个因素决定了串扰频谱的底部。一种是由于交叉状态开关不完善引起的泄漏累积，可以通过改进校准算法来减少泄漏累积。另一个是输入光的残留TM类模式分量，它可以通过为类TE模式设计的开关矩阵到达输出端口。将偏振清洁器插入每个端口可有效抑制残留的类似TM的模式。
图10.在最坏情况之一下测得的32×32开关的串扰谱。开关状态与图7(a)相同。 四、结论 我们将32×32 PILOSS Si开关与超高ΔPLC光纤连接器组合在一起，证明了芯片上的损耗和功耗显著降低。光纤之间的平均插入损耗为10.8 dB，标准偏差为0.54 dB。完全运行时片上的总功耗为1.9W。这些结果表明，这种基于硅光子学的多端口光开关是未来在大容量，高能效的电信和数据通信网络系统中使用的有前途的候选者。极化独立性和广泛的工作带宽仍然是重要问题。对于偏振无关性，偏振分集方案是一个现实的选择，因为与偏振无关的结构需要严格的制造公差。为了扩展工作带宽，双MZ开关是不错的选择之一。在双MZ开关配置中，路径上的交叉点数变为两倍，并且在路径上添加了一个MZ开关。这些设备带来的额外损耗估计小于1 dB。 我们认为与硅胶PLC平台制成的32×32开关相比，插入损耗约为6 dB之所以可能，是因为有一些空间可以减少Si波导的传播损耗和极高ΔPLC连接器的耦合损耗。 |
