基于高速多通道CCD预放电路的设计方案

2022-03-17 照明小编 www.gdzrlj.com
浏览

然而,较长的电路板走线产生的寄生电容和CCD输出电阻形成的低通电路严重限制了带宽。因此,本文提出的的电路设计方案采用了高频补偿方法解决了带宽限制的问题。在电路板设计时采用去除运算放大器反馈端地平面的方法避免了放大电路自激振荡。

0 引言

电荷耦合器件(CCD)具有低噪声、宽动态范围、高速以及线性响应等优点。在高速成像应用中,CCD必须具有多通道输出的能力。通过多通道并行输出提高成像系统的速度。每个通道的速度也要保持较高的速度,通常每个通道的工作速度能达到25~40 MHz.CCD 的输出电阻并不是很小,一般情况下其输出电阻可以达到300 Ω左右。因此需要预放电路进行阻抗变换,使输出电阻变小。且要使预放电路尽可能靠近CCD.因为如果预放电路和CCD 有一定距离时,电路板走线会存在一定的寄生电容。该寄生电容和CCD 输出电阻形成一阶低通电路,从而限制电路的带宽。然而,CCD多通道输出需要多个放大器对信号进行放大。当放大器数量较多时,电路板布局时就没有足够的空间使放大器靠近CCD 放置。放大器不能靠近CCD 放置,走线寄生电容就会限制带宽。所以只能通过高频补偿技术来扩展带宽。需要注意到是,高频补偿时一定不要导致放大器工作不稳定。此外高速运算放大器设计不当也极易产生自激振荡。因此,通过电路板设计中去除运算放大器反馈端地平面的方法避免自激振荡。

1 多通道CCD预放电路设计

多通道CCD预放电路中各个通道应该是完全一致的,这可以保证各个通道导致的成像结果具有一致性。

因此,下面设计讨论一个通道的设计,其他通道采用完全相同的设计即可。首先对CCD输出电阻和电路板走线进行分析,如图1所示。CCD输出可以等效为电压源V 和串联等效电阻Rc .走线可以直接用寄生电容Cp 来表示。那么由于电阻和电容构成了低通电路,因此会限制带宽。式(1)给出其传递函数。

可见存在一个极点s = -1/RgCp ,即系统在大于该极点对应频率后,响应会按照每十倍频程20 dB下降。

为了不让该极点限制带宽,必须使用零点来抵消这一极点。实现这一功能的电路如图2所示。该电路的传递函数由式(2)给出。该电路引入了一个零点s = -1/ (Rg Rf )Cg .所以只有让该零点等于上述极点即可实现高频补偿。即满足式(3)即可。该电路在引入零点的同时也引入了一个极点s = -1/ RgCg ,所以需要使该极点频率尽可能高,也即Rg 的值要足够大。

反馈网络的传递函数由式(4)给出:

电路中的反馈网络并不会使放大器不稳定。因为反馈网络有一个极点,使得相位会产生延迟,但是反馈网络的零点则使相位产生超前。因此反馈网络使得相位先产生一定的延迟,然后在高频处回到了零相位。

这样不会对放大器产生稳定性问题。

2 CCD预放电路的电路板设计

高速运算放大器的电路板设计是电路实现的一个非常重要的部分。即使电路原理设计的再好,随意的电路板设计也会使电路达不到要求甚至产生问题。其中,高速运算放大器的稳定性会受到电路板设计的重要影响。电路板对电路性能的影响产生的主要原因是电路板的寄生参数问题。例如一个运算放大器在电路实现后的等效电路如图3所示。

运算放大器的反相端对地电容对放大器的稳定性具有较大的影响。因为反相端的对地电容和反馈电阻Rf 在反馈通路上形成了一个额外的极点,该极点使得相位延迟。相位延迟会使得在高频时,负反馈变成了正反馈,从而导致自激振荡。解决这一问题的方法就是把这一寄生电容去除。在具体电路板实现时,就是把反馈端下面的地平面去除。一个双通道的运算放大器布局布线图如图4所示。该放大器为DIP8封装,其中2脚和6脚为两个通道的反馈端。所以2脚和6脚下面的地平面要去除。而反馈电阻焊盘下面的地平面同样也要去除。这样反馈通道中的寄生电容就降到了最低,可以保证放大器的稳定工作。此外,放大器稳定工作和低噪声工作的前提是电源要合理去耦。图4中正负电源的去耦电容都尽可能近地靠近相应电源管脚放置。这样可以有效地降低去耦电路的等效电感,在较宽的频带内提供足够的去耦。

3 实验结果

为了验证设计,对设计的电路利用LTspice软件进行了电路仿真。CCD输出等效电阻Rc 为300 Ω。走线寄生电容Cp 为20 pF.其3 dB 带宽只有26.5 MHz,其幅频响应和相频响应曲线如图5所示。预放电路的带宽应该为CCD 像素转移频率的4~5倍。因此如果像素时钟频率达到25 MHz,那么寄生电容就严重限制了电路带宽。所以需要进行高频补偿来展宽带宽。这里Rf取值为1 kΩ,Rg 取值为0.28 kΩ,Cg 取值为4.7 pF,这时就能满足式(3)的要求。

图6所示为补偿后的频率响应,可见带宽扩展已经超过了100 MHz.

高频补偿后的放大器对方波的响应如图7所示。

放大器的开环频率响应如图8所示,可以看出当放大倍数将为0 dB时,相位为-145°,不存在稳定性问题。

4 结论

本文所提出的高速多通道CCD预放电路设计方案,对于预放电路中存在的预放电路不能足够靠近CCD的问题以及高速运算放大器存在容易自激振荡的问题。方案针对上述两个问题,从电路原理和电路板设计的角度进行了高速多通道CCD预放电路分析和设计。本方案从电路原理设计中应用高频补偿技术,有效地解决了带宽限制问题。通过电路板设计中去除运算放大器反馈端地平面的方法有效地避免了自激振荡。因此,该设计方案可以有效地应用在高速多通道CCD成像电路中。

本文由大比特收集整理(www.big-bit.com)